


Cora Z7 참조 설명서



Cora Z7-10 모델은 현재 매장에서 판매 중단되었습니다. Cora Z7-07S는 영향을 받지 않으며 생산은 계속됩니다.



Digilent Cora Z7은 Xilinx의 강력한 Zynq-7000 All-Programmable System-on-Chip(APSoC)을 기반으로 설계된 즉시 사용 가능하고 저렴하며 쉽게 내장할 수 있는 개발 플랫폼입니다. Zynq-7000 아키텍처는 단일 또는 듀얼 코어 667MHz ARM Cortex-A9 프로세서를 Xilinx 7 시리즈 FPGA와 긴밀하게 통합합니다. 이 페어링은 대상 애플리케이션에 맞게 조정된 고유한 소프트웨어 정의 주변 장치 및 컨트롤러 세트로 프로세서를 둘러싸는 기능을 제공합니다.

Cora Z7의 광범위한 하드웨어 인터페이스는 1Gbps 이더넷 PHY부터 아날로그-디지털 변환기 및 범용 입출력 핀까지 다양한 임베디드 애플리케이션을 개발하기에 이상적인 플랫폼입니다. 작은 폼 팩터와 장착 구멍 덕분에 Cora Z7은 더 큰 솔루션의 한 구성 요소로 사용할 준비가 되었습니다. 온보드 SD 카드 슬롯, 이더넷 및 전원 솔루션을 통해 Cora Z7은 호스트 컴퓨터와 독립적으로 작동할 수 있습니다.



(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-obl-600.png)






특징

- ZYNQ 프로세서
 - 667MHz 싱글코어(*듀얼코어) Cortex-A9 프로세서
 - Artix-7 FPGA와 동등한 FPGA 프로그래밍 가능 로직
 - 3,600개의 프로그래밍 가능한 로직 슬라이스(*4,400)
 - 60 DSP 슬라이스(*80)
 - 225KB 블록 RAM_0 (*270KB)
 - 8개의 DMA 채널과 4개의 고성능 AXI3 슬레이브 포트를 갖춘 DDR3 메모리 컨트롤러
 - 고대역폭 주변 장치 컨트롤러: 1G 이더넷, USB 2.0, SDIO
 - 저대역폭 주변 장치 컨트롤러: SPI, UART, CAN, I2C
 - 듀얼 채널, 1 MSPS 내부 아날로그-디지털 컨버터

- JTAG 및 microSD 카드에서 프로그래밍 가능
- 메모리
 - 16비트 버스를 갖춘 512MB DDR3 @ 525MHz (1050MT/s)
 - microSD 슬롯
- 힙
 - USB 또는 4.5V-5.5V 외부 전원에서 전원 공급
- USB 및 이더넷
 - 스틱에 48비트 글로벌 고유 EUI-48/64™ 호환 식별자가 있는 기가비트 이더넷 PHY 사용 가능
 - USB-JTAG 프로그래밍 회로
 - USB-UART 브릿지
 - USB OTG PHY(호스트만 지원)
- 푸시 버튼과 LED
 - 두 개의 푸시 버튼
 - 2개의 RGB LED
- 확장 커넥터
 - 2개의 Pmod 커넥터
 - 총 16개의 FPGA I/O
 - Arduino/chipKIT 쉴드 커넥터
 - 최대 49개의 총 FPGA 디지털 I/O
 - XADC에 대한 6개의 싱글엔드 0-3.3V 아날로그 입력
 - XADC에 대한 8개의 차동 0-1.0V 아날로그 입력
 - 언로드 확장 헤더
 - 12개의 추가 FPGA 디지털 I/O

(*Z7-10 변형은 다른 경우 괄호 안에 표시)



(https://digilent.com/reference/_detail/reference/programmable-logic/cora-z7/cora-z7-callout.png?id=programmable-logic%3Acora-z7%3Areference-manual)

호출	설명	호출	설명
1	전원 선택 점퍼(외부 공급/USB)	11	microSD 카드 슬롯(보드 아랫면)

호출	설명	호출	설명
2	전원 잭(선택 사양인 외부 공급 장치용)	12	USB 호스트 포트
3	공유 USB JTAG / UART 포트	13	FPGA 프로그래밍 완료 <u>LED 0</u>
4	언로드 확장 헤더	14	프로세서 서브시스템 재설정 버튼
5	Pmod 커넥터	15	이더넷 포트
6	SPI 헤더(Arduino/ChipKIT 호환)	16	전원 켜기 리셋 버튼
7	Arduino/ChipKIT 쉘드 커넥터	17	전원 양호 <u>LED 0</u>
8	프로그래밍 모드 점퍼(JTAG/microSD)	18	진큐-7000
9	사용자 3색 LED	19	DDR3L 메모리
10	사용자 푸시 버튼		

구매 옵션 및 보드 변형

Cora Z7에는 Zynq-7010 또는 Zynq-7007S가 로드되어 있습니다. 이 두 Cora Z7 제품 변형은 각각 Cora Z7-10 및 Cora Z7-07S라고 합니다. Digilent 설명서에서 이 두 변형에 공통적인 기능을 설명할 때 이를 통틀어 "Cora Z7"이라고 합니다. 특정 변형에만 공통적인 것을 설명할 때 변형은 이름으로 명시적으로 호출됩니다.

Cora Z7-10과 Cora Z7-07S의 유일한 차이점은 Zynq 부분의 성능입니다. Zynq 프로세서는 모두 동일한 성능을 가지고 있지만 -10은 -07S에 비해 약 1.2배 더 큰 내부 FPGA와 추가 프로세서 코어를 가지고 있습니다. 두 변형의 차이점은 아래에 요약되어 있습니다.

제품 변형	코라 Z7-07S	Cora Z7-10 (더 이상 생산되지 않음)
징크 파트	XC7Z007S-1CLG400C	XC7Z010-1CLG400C
ARM 프로세서 코어	1	2
1 MSPS 온 칩 <u>ADC 0</u>	예	예
조회 테이블 (LUT)	14,400	17,600
플립플롭	28,800	35,200
DSP 슬라이스	66	80
블록 <u>RAM 0</u>	225킬로바이트	270킬로바이트
시계 관리 타일	2	2

구매에 대한 자세한 내용은  Cora Z7 제품 페이지를 (<https://digilent.com/shop/cora-z7-zynq-7000-single-core-and-dual-core-options-for-arm-fpga-soc-development/>) 참조하세요.

소프트웨어 지원

Cora Z7은 Xilinx의 고성능 Vivado Design Suite와 완벽하게 호환됩니다. 이 툴셋은 FPGA 로직 설계와 임베디드 ARM 소프트웨어 개발을 사용하기 쉬운 직관적인 설계 흐름으로 통합합니다. 여러 서버 애플리케이션을 동시에 실행하는 완전한 운영 체제에서 일부 LED를 제어하는 간단한 베어 메탈 프로그램에 이르기까지 모든 복잡성의 시스템을 설계하는 데 사용할 수 있습니다. 설계에서 프로세서를 사용하고 싶지 않은 사람들을 위해 Zynq AP SoC를 독립형 FPGA로 취급할 수도 있습니다. Vivado 릴리스 2015.4부터 Vivado의 Logic Analyzer 및 High-level Synthesis 기능은 Cora Z7을 포함한 모든 WebPACK 대상에서 무료로 사용할 수 있습니다. Logic Analyzer는 로직 디버깅을 지원하고 HLS 도구를 사용하면 C 코드를 HDL로 직접 컴파일할 수 있습니다.

Cora Z7-10 및 Z7-07S용 마스터 XDC 파일과 보드 파일은 [Cora Z7 리소스 센터](https://digilent.com/reference/programmable-logic/cora-z7/start) (<https://digilent.com/reference/programmable-logic/cora-z7/start>) 에서 이용할 수 있습니다. 이러한 파일은 Cora의 Zynq 칩이 어떻게 구성되고 Cora의 나머지 부분에 연결되는지에 대해 Vivado에 알리는 데 사용됩니다.

Zynq 플랫폼은 임베디드 Linux 타겟에 적합하며 Cora Z7도 예외는 아닙니다. 시작하는 데 도움이 되도록 Digilent는 Linux 시스템을 빠르게 시작하고 실행할 수 있는 Petalinux 프로젝트를 제공합니다. 자세한 내용은 Cora Z7 리소스 센터를 (<https://digilent.com/reference/programmable-logic/cora-z7/start>) 참조하세요.

기능 설명

1 전원 공급 장치

Cora Z7은 작동하려면 5볼트 전원이 필요합니다. 이 전원은 Digilent USB-JTAG 포트(J12)에서 공급되거나 Power Jack(J15)에 연결된 5볼트 DC 전원 공급 장치에서 공급될 수 있습니다. 다른 Digilent FPGA와 달리 Cora Z7은 Shield Header를 통해 전원을 공급할 수 없습니다.

DA9062 레귤레이터의 3.3V 출력(VCC3V3)에 의해 구동되는 빨간색 전원 양호 LED(LED7)는 보드가 전원을 받고 있으며 온보드 전원이 예상대로 작동하고 있음을 나타냅니다. 허용 가능한 전원 공급 장치가 연결되었을 때 이 LED가 켜지지 않으면 추가 지원을 위해 유통업체 또는 [Digilent 지원팀](http://forum.digilent.com)에 문의하십시오. (<http://forum.digilent.com>)




그림 1.1 Cora Z7 전원 회로

USB 포트는 대부분의 설계에 충분한 전력을 공급할 수 있습니다. 그러나 여러 주변 장치 보드를 구동하는 것을 포함한 몇 가지 까다로운 애플리케이션은 USB 포트가 제공할 수 있는 것보다 더 많은 전력이 필요할 수 있습니다. 또한 일부 애플리케이션은 PC의 USB 포트에 연결하지 않고도 실행해야 할 수 있습니다. 이러한 경우 전원 잭(J15)에 플러그를 꽂아 외부 전원 공급 장치를 사용할 수 있습니다. 공급 장치는 동축, 중앙 양극 2.1mm(또는 2.5mm) 내부 직경 플러그를 사용해야 하며 5볼트의 DC 전압을 제공해야 합니다. 공급 장치는 최소 1암페어의 전류를 제공해야 합니다. 이상적으로 공급 장치는 20와트의 전력(5볼트 DC, 4암페어)을 공급할 수 있어야 합니다. USB 포트를 사용하여 전원을 공급하려면 전원 선택 점퍼(JP3)를 "USB"로 설정해야 합니다. 외부 전원 공급 장치를 사용하려면 JP3를 대신 "EXT"로 설정해야 합니다.

Dialog Semiconductor와 ON Semiconductor의 전압 조절기 회로는 5V 전원에서 필요한 3.3V, 1.8V, 1.35V 및 1.00V 전원을 생성합니다. 외부 전원이나 배터리 팩을 사용하는 경우 온보드 Monolithic Power Systems 5V 레귤레이터(IC12)가 5V 전원을 제공합니다. 표 1.1은 추가 정보를 제공합니다(일반적인 전류는 FPGA 구성에 크게 의존하며 제공되는 값은 중간 크기/속도 설계의 일반적인 값입니다). 0.675V 전원은 1.35V 레일에서 공급되는 두 개의 10 KOhm 저항으로 구성된 간단한 전압 분배기 회로에 의해 생성됩니다.


공급	회로	장치	최대 전류
5.0V	온보드 레귤레이터, Arduino/chipKit 실드 커넥터, RGB LED	IC4 : 온세미컨덕터 NCP380 ¹	
3.3V	FPGA I/O, USB 포트, 이더넷	IC15: 다이얼로그 세미컨덕터 DA9062	2A
1.0V	FPGA, 이더넷	IC15: 다이얼로그 세미컨덕터 DA9062	2.5A
1.8V	FPGA 보조장치, USB 포트, 이더넷	IC15: 다이얼로그 세미컨덕터 DA9062	1.5A
1.35V	FPGA, DDR3L 메모리	IC15: 다이얼로그 세미컨덕터 DA9062	2.5A
1.8V	FPGA XADC	IC15: 다이얼로그 세미컨덕터 DA9062	100mA

표 1.1. Cora Z7 전원 레일.

¹ JP3를 “USB”로 설정

2 Zynq APSoC 아키텍처

Zynq APSoC는 두 개의 개별 서브시스템으로 나뉩니다. 처리 시스템(PS)과 프로그래밍 가능 로직(PL). 그림 2.1은 Zynq APSoC 아키텍처의 개요를 보여줍니다. PS는 밝은 녹색이고 PL은 노란색입니다. PCIe Gen2 컨트롤러와 멀티기가비트 트랜시버는 Zynq-7010 또는 Zynq-7007S 장치에서 사용할 수 없습니다.



(https://digilent.com/reference/_detail/zybo/zyng1.png?id=programmable-logic%3Acora-z7%3Areference-manual)

그림 2.1 Zynq APSoC 아키텍처

PL은 Xilinx 7-series Artix FPGA와 거의 동일하지만 PS에 긴밀하게 결합하는 여러 개의 전용 포트와 버스가 포함되어 있습니다. PL은 또한 일반적인 7-series FPGA와 동일한 구성 하드웨어를 포함하지 않으며 프로세서에서 직접 또는 JTAG 포트를 통해 구성해야 합니다.

PS는 APU(Application Processing Unit), AMBA(Advanced Microcontroller Bus Architecture) 인터커넥트, DDR3 메모리 컨트롤러, 그리고 입력과 출력이 54개의 전용 핀(Multiplexed I/O 또는 MIO 핀이라고 함)에 멀티플렉싱된 다양한 주변 장치 컨트롤러를 포함한 많은 구성 요소로 구성됩니다. Zynq-7010 APU에는 Cortex-A9 프로세서가 두 개 포함되어 있는 반면 Zynq-7007S APU에는 하나만 포함되어 있습니다. 입력과 출력이 MIO 핀에 연결되지 않은 주변 장치 컨트롤러는 대신 Extended-MIO(EMIO) 인터페이스를 통해 PL을 통해 I/O를 라우팅할 수 있습니다. 주변 장치 컨트롤러는 AMBA 인터커넥트를 통해 프로세서에 슬레이브로 연결되고 프로세서의 메모리 공간에서 주소 지정이 가능한 읽기/쓰기 가능한 제어 레지스터를 포함합니다. 프로그래밍 가능한 로직도 슬레이브로 인터커넥트에 연결되고 설계는 각각 주소 지정 가능한 제어 레지스터를 포함하는 FPGA 패브릭에 여러 코어를 구현할 수 있습니다. 또한 PL에 구현된 코어는 프로세서에 인터럽트를 발생시킬 수 있고(그림 2.1에 표시되지 않은 연결) DDR3 메모리와 직접 메모리 액세스(DMA) 전송을 수행할 수 있습니다.

이 문서의 범위를 넘어서는 Zynq APSoC 아키텍처의 많은 측면이 있습니다. 완전하고 철저한 설명은 [Zynq 기술 참조 설명서 \(https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM?_ga=2.42288230.252495004.1727403167-1101533661.1727403167\)](https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM?_ga=2.42288230.252495004.1727403167-1101533661.1727403167)를 참조하십시오.

표 2.1은 Cora Z7의 MIO 핀에 연결된 외부 구성 요소를 나타냅니다. Cora Z7 리소스 센터(<https://digilent.com/reference/programmable-logic/cora-z7/start>)에서 찾을 수 있는 Zynq Presets File을 EDK 및 Vivado Designs로 가져와서 PS를 이러한 주변 장치와 함께 작동하도록 적절히 구성할 수 있습니다.

마이 500(3.3V)	주변기기				
--------------	------	--	--	--	--

핀	구성 모드	ENET 0	USB 0	방 패	유아트 0
0 (해당없음)					
1 (해당없음)					
2	모드0				
3	모드1				
4	모드2				
5	모드3				
6	모드4				
7	VCFG0				
8	VCFG1				
9		이더넷 재설정			
10		이더넷 인터럽트			
11			USB 과전류		
12				셴드 리셋	
13 (없음)					
14					UART 입력
15					UART 출력

마 이 501(1.8V)	주 변 기 기		
핀	이더리움 0	USB 0	SDIO 0
16	TXCK		
17	TXD0		
18	TXD1		
19	TXD2		
20	TXD3		
21	TXCTL		
22	RXCK		
23	RXD0		

24	RXD1		
25	RXD2		
26	RXD3		
27	RXCTL		
28		데이터4	
29		너	
30		영어:	
31		엔엑스티	
32		DATE0	
33		날짜1	
34		데이터2	
35		데이터3	
36		클록	
37		데이터5	
38		데이터6	
39		데이터7	
40			CCLK
41			커맨드
42			디0
43			D1
44			D2
45			D3
46		다시 놓기	
47			CD
48 (없음)			
49 (없음)			
50 (없음)			

51 (없음)			
52	애플리케이션		
53	중간		

표 2.1. 내 핀아웃

3 Zynq 구성

Xilinx FPGA 디바이스와 달리 Zynq-7007S와 같은 APSoC 디바이스는 프로세서를 중심으로 설계되었으며, 프로세서는 프로그래밍 가능 로직 패브릭과 처리 시스템의 다른 모든 온칩 주변 기기에 대한 마스터 역할을 합니다. 이로 인해 Zynq 부팅 프로세스는 FPGA보다 마이크로컨트롤러와 더 유사해집니다. 이 프로세스에는 프로세서가 Zynq 부팅 이미지를 로드하고 실행하는 것이 포함되며, 여기에는 First Stage Bootloader(FSBL), 프로그래밍 가능 로직을 구성하기 위한 비트스트림(선택 사항), 사용자 애플리케이션이 포함됩니다. 부팅 프로세스는 세 단계로 나뉩니다.

0단계

Cora Z7의 전원이 켜지거나 Zynq가 재설정되면(소프트웨어에서 또는 SRST를 눌러서) 프로세서(Cora Z7-10의 경우 CPU0)는 BootROM이라는 읽기 전용 코드의 내부 부분을 실행하기 시작합니다. Zynq의 전원이 방금 켜진 경우에만 BootROM은 먼저 모드 핀의 상태를 모드 레지스터에 래치합니다(모드 핀은 Cora Z7의 JP2에 연결됨). BootROM이 재설정 이벤트로 인해 실행되고 있는 경우 모드 핀은 래치되지 않고 모드 레지스터의 이전 상태가 사용됩니다. 즉, Cora Z7은 프로그래밍 모드 점퍼(JP2)의 변경 사항을 등록하기 위해 전원을 껐다가 다시 켜야 합니다. 그런 다음 BootROM은 모드 레지스터에서 지정한 비휘발성 메모리 형식에서 FSBL을 APU 내부의 256KB 내부 RAM (0 온칩 메모리 또는 OCM이라고 함)으로 복사합니다. FSBL은 BootROM이 제대로 복사할 수 있도록 Zynq 부트 이미지에 래핑되어야 합니다. BootROM이 하는 마지막 작업은 OCM의 FSBL에 실행을 넘기는 것입니다.

1단계


이 단계에서 FSBL은 먼저 DDR 메모리 컨트롤러와 같은 PS 구성 요소를 구성합니다. 그런 다음 Zynq 부트 이미지에 비트스트림이 있으면 읽고 PL을 구성하는 데 사용합니다. 마지막으로 사용자 애플리케이션은 Zynq 부트 이미지에서 메모리로 로드되고 실행이 해당 애플리케이션으로 전달됩니다.

2단계

마지막 단계는 FSBL에 의해 로드된 사용자 애플리케이션의 실행입니다. 이는 간단한 "Hello World" 디자인에서 Linux와 같은 운영 체제를 부팅하는 데 사용되는 Second Stage Boot loader에 이르기까지 모든 종류의 프로그램이 될 수 있습니다. 부팅 프로세스에 대한 보다 자세한 설명은 [Zynq 기술 참조 설명서 \(https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM\)](https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM)의 6장을 참조하십시오.

Zynq 부트 이미지는 Vivado와 Xilinx 소프트웨어 개발 키트(Xilinx SDK)를 사용하여 생성됩니다. 이 이미지를 만드는 방법에 대한 자세한 내용은 이러한 도구에 대한 사용 가능한 Xilinx 설명서를 참조하세요.

Cora Z7은 microSD와 JTAG의 두 가지 부팅 모드를 지원합니다. 부팅 모드는 전원이 켜진 후 Zynq 구성 핀의 상태에 영향을 미치는 모드 점퍼(JP2)를 사용하여 선택합니다. 그림 3.1은 Cora Z7에서 Zynq 구성 핀이 연결되는 방식을 보여줍니다.



(https://digilent.com/reference/_detail/reference/programmable-logic/cora-z7/cora-config.png?id=programmable-logic%3Acora-z7%3Areference-manual)

그림 3.1. Cora Z7 구성 편.

다음 섹션에서는 두 가지 부팅 모드에 대해 설명합니다.

3.1 microSD 부팅 모드

Cora Z7은 커넥터 J10에 삽입된 microSD 카드에서 부팅을 지원합니다. 다음 절차를 통해 Zynq는 Xilinx 도구로 만든 표준 Zynq 부트 이미지로 microSD에서 부팅할 수 있습니다.

1. microSD 카드를 FAT32 파일 시스템으로 포맷합니다.
2. Xilinx SDK로 만든 Zynq 부트 이미지를 microSD 카드에 복사합니다.
3. microSD 카드에 있는 Zynq 부트 이미지의 이름을 BOOT.bin으로 변경합니다.
4. 호스트 컴퓨터에서 microSD 카드를 꺼내 Cora Z7의 커넥터 J10에 삽입합니다.
5. Cora Z7에 전원을 연결하고 JP3를 사용하여 전원을 선택하세요.
6. JP2에 점퍼를 놓고 두 핀을 함께 단락시킵니다.
7. 보드를 켭니다. 보드는 이제 microSD 카드의 이미지를 부팅합니다.

3.2 JTAG 부트 모드

JTAG 부트 모드에 배치되면 프로세서는 Xilinx 도구를 사용하여 호스트 컴퓨터에서 소프트웨어가 로드될 때까지 기다립니다. 소프트웨어가 로드된 후에는 소프트웨어가 실행되도록 하거나 Xilinx SDK를 사용하여 줄별로 단계별로 실행할 수 있습니다.

프로세서와 무관하게 JTAG를 통해 PL을 직접 구성하는 것도 가능합니다. 이는 Vivado 하드웨어 서버를 사용하여 수행할 수 있습니다.

4 DDR3L 메모리

Cora Z7에는 단일 DDR3L 메모리 구성 요소가 포함되어 있어 단일 랭크 16비트 폭 인터페이스와 총 512MiB(Mebi-byte 또는 536,870,912바이트)의 용량을 생성합니다. DDR3L은 Zynq 설명서에 설명된 대로 프로세서 서브시스템(PS)의 하드 메모리 컨트롤러에 연결됩니다.

참고: Cora Z7은 Micron MT41K256M16HLA-125, Micron MT41K256M16TW-107, Zentel A3T4GF40ABF-GML 또는 Zentel A3T4GF40BBF-HP DDR3 부품을 사용할 수 있습니다. MT41K256M16HLA-125 부품만 포함된 이전 개정판을 대상으로 하는 사용자 프로젝트는 로드된 모든 부품과 이전 버전과 호환됩니다.

PS는 AXI 메모리 포트 인터페이스, DDR 컨트롤러, 관련 PHY 및 전용 I/O 뱅크를 통합합니다. 최대 533MHz $\sqrt{Q}$ 1066Mbps의 DDR3L 메모리 인터페이스 속도가 지원됩니다.

Cora Z7은 싱글 엔드 신호에 대해 40옴(+/-10%) 트레이스 임피던스로 라우팅되었고, 차동 클록 및 스트로브는 80옴(+/-10%)으로 설정되었습니다. DCI(Digitally Controlled Impedance)라는 기능을 사용하여 PS 핀의 드라이브 강도와 종단 임피던스를 트레이스 임피던스와 일치시킵니다. 메모리 측면에서 DDR3L 칩은 ZQ

핀의 240옴 저항을 사용하여 온다이 종단 및 드라이브 강도를 교정합니다.

레이아웃상의 이유로 두 데이터 바이트 그룹(DQ[0-7], DQ[8-15])이 스왑되었습니다. 동일한 효과로 바이트 그룹 내부의 데이터 비트도 스왑되었습니다. 이러한 변경 사항은 사용자에게 투명합니다. 전체 설계 프로세스 동안 Xilinx PCB 가이드라인이 준수되었습니다.

메모리 칩과 PS DDR 뱅크는 모두 1.35V 전원에서 전원을 공급받습니다. 0.675V의 중간 지점 레퍼런스는 간단한 저항 분배기로 생성되며 Zynq에서 외부 레퍼런스로 사용할 수 있습니다.

적절한 작동을 위해서는 PS 메모리 컨트롤러가 적절하게 구성되어야 합니다. 설정 범위는 실제 메모리 플레인에서 보드 추적 지연까지 다양합니다. 편의를 위해 Cora Z7 Vivado 보드 파일은 [Cora Z7 리소스 센터 \(https://digilent.com/reference/programmable-logic/cora-z7/start\)](https://digilent.com/reference/programmable-logic/cora-z7/start) 에서 제공되며 Zynq 처리 시스템 IP 코어를 올바른 매개변수로 자동으로 구성합니다.

최상의 DDR3L 성능을 위해 Xilinx 도구의 PS 구성 도구에서 쓰기 레벨링, 읽기 게이트 및 읽기 데이터 아이 옵션에 대한 DRAM 교육이 활성화됩니다. 교육은 보드 지연, 프로세스 변화 및 열 드리프트를 고려하여 컨트롤러에서 동적으로 수행됩니다. 교육 프로세스의 최적 시작 값은 특정 메모리 신호에 대한 보드 지연(전파 지연)입니다.

보드 지연은 각 바이트 그룹에 대해 지정됩니다. 이러한 매개변수는 보드에 따라 다르며 PCB 추적 길이 보고서에서 계산되었습니다. DQS to CLK 지연 및 보드 지연 값은 Cora Z7 메모리 인터페이스 PCB 설계에 따라 계산됩니다.

메모리 컨트롤러 작동에 대한 자세한 내용은 Xilinx  Zynq 기술 참조 설명서 (<https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM>) 를 참조하세요 .

5 USB UART 브리지(직렬 포트)

Cora Z7에는 FTDI FT232HQ USB-UART 브리지(커넥터 J12에 연결됨)가 포함되어 있어 PC 애플리케이션을 사용하여 표준 COM 포트 명령(또는 Linux의 tty 인터페이스)을 사용하여 보드와 통신할 수 있습니다. 드라이버는 Windows 및 최신 버전의 Linux에 자동으로 설치됩니다. 직렬 포트 데이터는 2선 직렬 포트(TXD/RXD)를 사용하여 Zynq와 교환됩니다. 드라이버가 설치되면 PC에서 COM 포트에 전달되는 I/O 명령을 사용하여 Zynq 핀에서 직렬 데이터 트래픽을 생성할 수 있습니다. 포트는 PS(MIO) 핀에 연결되어 있으며 UART 0 컨트롤러와 함께 사용할 수 있습니다.

Zynq 사전 설정 파일([Cora Z7 리소스 센터 \(https://digilent.com/reference/programmable-logic/cora-z7/start\)](https://digilent.com/reference/programmable-logic/cora-z7/start) 에서 사용 가능)은 올바른 MIO 핀을 UART 0 컨트롤러에 매핑하고 다음과 같은 기본 프로토콜 매개변수를 사용합니다: 115200 통신 속도, 1 정지 비트, 패리티 없음, 8비트 문자 길이.

두 개의 온보드 상태 LED는 포트를 통과하는 트래픽에 대한 시각적 피드백을 제공합니다. 전송 LED.0 (LD5)와 수신 LED.0 (LD4). 방향을 암시하는 신호 이름은 DTE(데이터 단말 장비), 이 경우 PC의 관점에서 나온 것입니다.

FT232HQ는 Diligent USB-JTAG 회로의 컨트롤러로도 사용되지만, USB-UART와 USB-JTAG 기능은 서로 완전히 독립적으로 작동합니다. 설계 내에서 FT232의 UART 기능을 사용하려는 프로그래머는 JTAG 회로가 UART 데이터 전송을 방해하는 것에 대해 걱정할 필요가 없으며, 그 반대의 경우도 마찬가지입니다. 이 두 가지 기능을 단일 장치로 결합하면 Cora Z7을 프로그래밍하고, UART를 통해 통신하고, 단일 Micro USB 케이블로 연결된 컴퓨터에서 전원을 공급할 수 있습니다.

FT232HQ의 UART 컨트롤러에서 나오는 DTR 신호는 JP1을 통해 Zynq 장치의 MIO12에 연결됩니다. Arduino IDE가 Cora Z7과 함께 작동하도록 이식된 경우 이 점퍼를 단락시키고 MIO12를 사용하여 Cora Z7을 "새 스케치를 수신할 준비가 됨" 상태로 만들 수 있습니다. 이는 일반적인 Arduino IDE 부트로더의 동작을 모방합니다.


6개의 microSD 슬롯

Cora Z7은 비휘발성 외부 메모리 저장 장치와 Zynq 부팅을 위한 microSD 슬롯(J10)을 제공합니다. 이 슬롯은 Card Detect 신호를 포함하여 Bank 1/501 MIO[40-47]에 연결되어 있습니다. Zynq PS에서 주변 장치 SDIO 0은 이러한 핀에 매핑되어 SD 카드와의 통신을 제어합니다. 핀아웃은 표 6.1에서 볼 수 있습니다. 주변 장치 컨트롤러는 1비트 및 4비트 SD 전송 모드를 지원하지만 SPI 모드는 지원하지 않습니다.  Zynq 기술 참조 설명서 (<https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM>) 에 따르면 SDIO 호스트 모드가 지원되는 유일한 모드입니다.

신호 이름	설명	핀	SD 슬롯 핀
SD_D0	데이터[0]	MIO42	7
SD_D1	데이터[1]	MIO43	8
SD_D2	데이터[2]	미오44	1
SD_D3	데이터[3]	미오45	2
SD_CCLK	시계	미오40	5
SD_CMD	명령	미오41	3
SD_CD	카드 감지	미오47	9

표 6.1. microSD 핀아웃

SD 슬롯은 3.3V 레일에서 전원을 공급받지만 MIO Bank 1/501(1.8V)을 통해 연결됩니다. 따라서 TI TXS02612 레벨 시프터를 사용하여 필요한 변환을 수행합니다. TXS02612는 실제로 2포트 SDIO 포트 익스팬더이지만 레벨 시프터 기능만 사용됩니다. 연결 다이어그램은 그림 6.1에서 볼 수 있습니다. 올바른 핀을 매핑하고 인터페이스를 구성하는 것은 Cora Z7 Resource Center (<https://digilent.com/reference/programmable-logic/cora-z7/start>) 에서 제공하는 Cora Z7 Zynq 프리셋 파일에서 처리합니다.



(https://digilent.com/reference/_detail/reference/programmable-logic/cora-z7/cora-micro-sd.png?id=programmable-logic%3Acora-z7%3Areference-manual)

그림 6.1. microSD 슬롯 신호

최대 클럭 주파수가 50MHz 이므로 저속 및 고속 카드가 모두 지원됩니다. Class 4 카드 이상을 권장합니다.

SD 카드에서 Cora Z7을 부팅하는 방법에 대한 정보는 섹션 3.1, microSD 부팅 모드 를 참조하세요. 자세한 내용은 Zynq 기술 참조 설명서를 (<https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM>) 참조하세요.

7 USB 호스트


Cora Z7은 Zynq 디바이스에서 사용 가능한 두 개의 PS USB OTG 인터페이스 중 하나를 구현합니다. 8비트 ULPI 인터페이스가 있는 Microchip USB3320 USB 2.0 트랜시버 칩이 PHY로 사용됩니다. PHY는 최대 480Mbps의 속도를 지원하는 완전한 HS-USB 물리적 프런트 엔드를 갖추고 있습니다. PHY는 1.8V에서 전원이 공급되는 MIO Bank 1/501에 연결됩니다. USB0 주변 장치는 MIO[28-39]를 통해 연결된 PS에서 사용됩니다. USB OTG 인터페이스는 임베디드 호스트로 작동하도록 구성됩니다. USB OTG 및 USB 디바이스 모드는 지원되지 않습니다.

Cora Z7은 기술적으로 "임베디드 호스트"입니다. 왜냐하면 범용 호스트로 적격을 얻는 데 필요한 VBUS의 150 μ F 정전용량을 제공하지 않기 때문입니다. Cora Z7을 수정하여 C35에 150 μ F 커패시터를 로드하면 범용 USB 호스트 요구 사항을 준수하도록 할 수 있습니다. PCB에 작은 부품을 납땜하는 데 경험이 있는 사람만이 재작업을 시도해야 합니다. 많은 USB 주변 장치는 C35를 로드하지 않고도 잘 작동합니다. Cora Z7이 임베디드 호스트 또는 범용 호스트로 구성되었는지 여부에 관계없이 5V VBUS 라인에서 1A를 제공할 수 있습니다.

설계에서 USB 호스트 포트(임베디드 또는 일반 용도)를 사용하는 경우 Cora Z7은 더 많은 전력을 제공할 수 있는 벽면 어댑터를 통해 전원을 공급해야 합니다.

8 이더넷 PHY

Cora Z7은 Realtek RTL8211E-VL PHY를 사용하여 네트워크 연결을 위한 10/100/1000 이더넷 포트를 구현합니다. PHY는 MIO Bank 501(1.8V)에 연결되고 RGMII를 통해 Zynq-7000 APSoC에 인터페이스하여 데이터를 처리하고 MDIO를 통해 관리를 처리합니다. 보조 인터럽트(INTB) 및 리셋(PHYRSTB) 신호는 각각 MIO 핀 MIO10 및 MIO9에 연결됩니다.



(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-ethernet.png) 그림 8.1. 이더넷 PHY 신호

전원을 켜 후 PHY는 자동 협상이 활성화된 상태로 시작하여 10/100/1000 링크 속도와 풀 듀플렉스를 광고합니다. 이더넷 지원 파트너가 연결되어 있으면 Zynq가 구성되지 않았더라도 PHY가 자동으로 해당 파트너와 링크를 설정합니다.

RJ-45 커넥터 근처에 두 개의 상태 표시 LED가 온보드되어 트래픽(LD9)과 유효한 링크 상태(LD8)를 표시합니다. 표 8.1은 기본 동작을 보여줍니다.

기능	지정자	상태	설명
링크	LD8	꾸준히	링크 10/100/1000
		0.4초 켜짐, 2초 꺼짐	링크, 에너지 효율 이더넷(EEE) 모드
행동	LD9	깜빡임	전송 또는 수신

표 8.1. 이더넷 상태 LED

Zynq는 두 개의 독립적인 기가비트 이더넷 컨트롤러를 통합합니다. 이들은 10/100/1000 반/전 이중 이더넷 MAC을 구현합니다. 이 두 개 중 GEM 0은 PHY가 연결된 MIO 핀에 매핑할 수 있습니다. MIO 뱅크는 1.8V에서 전원을 공급받으므로 RGMII 인터페이스는 1.8V HSTL 클래스 1 드라이버를 사용합니다. 이 I/O 표준의 경우 뱅크 501(PS_MIO_VREF)에서 0.9V의 외부 참조가 제공됩니다. 올바른 핀을 매핑하고 인터페이스를 구성하는 것은 Cora Z7 리소스 센터 (<https://digilent.com/reference/programmable-logic/cora-z7/start>)에서 사용할 수 있는 Cora Z7 Zynq 사전 설정 파일에서 처리합니다.

PHY의 기본 전원 구성이 대부분의 애플리케이션에서 충분할 수 있지만 MDIO 버스는 관리를 위해 사용할 수 있습니다. RTL8211E-VL은 MDIO 버스에서 5비트 주소 00001이 할당됩니다. 간단한 레지스터 읽기 및 쓰기 명령을 사용하면 상태 정보를 읽거나 구성을 변경할 수 있습니다. Realtek PHY는 기본 구성을 위해 산업 표준 레지스터 맵을 따릅니다.

RGMII 사양은 수신(RXC) 및 전송 클럭(TXC)이 데이터 신호(RXD[0:3], RXCTL 및 TXD[0:3], TXCTL)에 비해 지연되도록 요구합니다. Xilinx PCB 가이드라인도 이 지연을 추가하도록 요구합니다. RTL8211E-VL은 TXC와 RXC 모두에 2ns 지연을 삽입할 수 있으므로 보드 트레이스를 더 길게 만들 필요가 없습니다.

PHY는 Zynq PS를 클럭하는 동일한 50MHz 오실레이터에서 클럭됩니다. 두 부하의 기생 커패시턴스는 단일 소스에서 구동할 만큼 낮습니다.

이더넷 네트워크에서 각 노드는 고유한 MAC 주소가 필요합니다. 이를 위해 Cora Z7에는 공장에서 스티커가 부착되어 있으며, 48비트의 전역적으로 고유한 EUI-48/64™ 호환 식별자가 표시됩니다.

기가비트 이더넷 MAC 사용에 대한 자세한 내용은 [Zynq 기술 참조 매뉴얼 \(https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM\)](https://docs.xilinx.com/v/u/en-US/ug585-Zynq-7000-TRM) 을 참조하세요.

9개의 클럭 소스

Cora Z7은 Zynq PS_CLK 입력에 50MHz 클럭을 제공하며, 이는 각 처리 시스템(PS) 하위 시스템에 대한 클럭을 생성하는 데 사용됩니다. 50MHz 입력을 통해 프로세서는 최대 650MHz의 주파수에서 작동하고 DDR3 메모리 컨트롤러는 최대 525MHz(1050MT/s)에서 작동할 수 있습니다. [Digilent Vivado 보드 파일 패키지\(설치 지침 \(https://digilent.com/reference/vivado/installing-vivado/start#installing_digilent_board_files\)\)](https://digilent.com/reference/vivado/installing-vivado/start#installing_digilent_board_files)에서 제공되는 Cora Z7 Zynq 사전 설정 파일을 Vivado 프로젝트의 Zynq 처리 시스템 IP 코어로 가져와서 Zynq가 50MHz 입력 클럭과 함께 작동하도록 적절히 구성할 수 있습니다.

PS에는 최대 4개의 기준 클럭을 생성할 수 있는 전용 위상 잠금 루프(PLL)가 있으며, 각각은 설정 가능한 주파수를 가지고 있으며, 이를 사용하여 프로그래밍 가능 논리(PL)에 구현된 사용자 지정 논리를 클럭할 수 있습니다. 또한 Cora Z7은 PL의 핀 H16에 직접 외부 125MHz 기준 클럭을 제공합니다. 외부 기준 클럭을 사용하면 PL을 PS와 완전히 독립적으로 사용할 수 있으므로 프로세서가 필요하지 않은 간단한 애플리케이션에 유용할 수 있습니다.

Zynq의 PL에는 정확한 주파수와 위상 관계를 가진 클럭을 생성하는 데 사용할 수 있는 혼합 모드 클럭 관리자(MMCM)와 PLL도 포함됩니다. 4개의 PS 참조 클럭 또는 125MHz 외부 참조 클럭 중 하나를 MMCM과 PLL의 입력으로 사용할 수 있습니다. Cora Z7-07S와 Z7-10에는 모두 2개의 MMCM과 2개의 PLL이 포함되어 있습니다. Zynq PL 클럭 리소스의 기능에 대한 전체 설명은 Xilinx에서 제공하는 "7 Series FPGA 클럭 리소스 사용자 가이드"를 참조하십시오.

그림 9.1은 Cora Z7에서 사용된 클로킹 방식을 간략하게 설명합니다. 이더넷 PHY의 레퍼런스 클럭 출력은 PL에 대한 125MHz 레퍼런스 클럭으로 사용되어 이 목적을 위한 전용 오실레이터를 포함하는 비용을 절감합니다. 이더넷 PHY(IC1)가 PHYRSTB 신호를 낮게 구동하여 하드웨어 재설정 상태로 유지되면 CLK125가 비활성화된다는 점을 명심하세요.




그림 9.1. Cora Z7 클로킹

10개 리셋 소스

10.1 전원 켜기 재설정 신호

Zynq 처리 시스템(PS)은 외부 전원 켜기 리셋 신호를 지원합니다. 전원 켜기 리셋은 전체 칩의 마스터 리셋입니다. 이 신호는 리셋 가능한 장치의 모든 레지스터를 리셋합니다. Cora Z7은 모든 전원 공급 장치가 유효할 때까지 시스템을 리셋 상태로 유지하기 위해 DA9062 DC-DC 컨버터 시스템의 nRESET 신호에서 이 신호를 구동합니다. RESET이라는 라벨이 붙은 푸시 버튼을 사용하여 전원 켜기 리셋 신호를 토글할 수 있습니다.

참고: 전원을 켜 후 재설정해도 부착된 셀드는 재설정되지 않습니다.


10.2 프로세서 서브시스템 재설정

SRST라는 외부 시스템 재설정은 디버그 환경을 방해하지 않고 Zynq 장치를 재설정합니다. 예를 들어, 사용자가 설정한 이전 중단점은 시스템 재설정 후에도 유효합니다. 보안 문제로 인해 시스템 재설정은 OCM을 포함하여 PS 내의 모든 메모리 내용을 지웁니다. PL도 시스템 재설정 중에 지워집니다. 시스템 재설정은 부트 모드 스트래핑 핀이 다시 샘플링되도록 하지 않습니다.

SRST 버튼을 누르면 CK_RST 신호가 토글되어 부착된 모든 셀드가 재설정됩니다.

11 기본 I/O

Cora Z7 보드에는 그림 11.1에 표시된 대로 3색 LED 2개와 푸시 버튼 2개가 포함되어 있습니다. 푸시 버튼은 실수로 단락 회로로 인한 손상을 방지하기 위해 직렬 저항을 통해 Zynq PL에 연결됩니다(푸시 버튼에 할당된 FPGA 핀이 실수로 출력으로 정의된 경우 단락 회로가 발생할 수 있음). 두 개의 푸시 버튼은 일반적으로 정지 상태일 때 낮은 출력을 생성하고 눌렀을 때만 높은 출력을 생성하는 "순간" 스위치입니다.



(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-basic-io.png)

그림 11.1. Cora Z7 기본 I/O

11.1 3색 LED


Cora Z7 보드에는 3색 LED가 두 개 들어 있습니다. 각 3색 LED에는 세 개의 작은 내부 LED의 음극을 구동하는 세 개의 입력 신호가 있습니다. 하나는 빨간색, 하나는 파란색, 하나는 초록색입니다. 이러한 색상 중 하나에 해당하는 신호를 높게 구동하면 내부 LED가 켜집니다. 입력 신호는 신호를 반전하는 트랜지스터를 통해 Zynq PL에 의해 구동됩니다. 따라서 3색 LED를 켜려면 해당 신호를 높게 구동해야 합니다. 3색 LED는 현재 켜지고 있는 내부 LED의 조합에 따라 색상을 방출합니다. 예를 들어 빨간색과 파란색 신호가 높게 구동되고 녹색이 낮게 구동되면 3색 LED는 보라색을 방출합니다.

Digilent는 3색 LED를 구동할 때 펄스 폭 변조(PWM)를 사용할 것을 강력히 권장합니다. 입력 중 하나를 안정적인 논리 '1'로 구동하면 LED가 불편할 정도로 밝은 수준으로 켜집니다. 3색 신호 중 어느 것도 50% 이상의 듀티 사이클로 구동되지 않도록 하면 이를 방지할 수 있습니다. PWM을 사용하면 3색 LED의 잠재적인 색상 팔레트도 크게 확장됩니다. 각 색상의 듀티 사이클을 50%와 0% 사이에서 개별적으로 조정하면 다른 색상이 다른 강도로 켜지므로 사실상 모든 색상을 표시할 수 있습니다.

12 Pmod 커넥터

Pmod 커넥터는 표준 2×6 핀 헤더와 결합되는 2×6, 직각, 100밀 간격의 암 커넥터입니다. 각 12핀 Pmod 커넥터는 그림 15.1에서 볼 수 있듯이 2개의 3.3V VCC 신호(핀 6 및 12), 2개의 접지 신호(핀 5 및 11) 및 8개의 논리 신호를 제공합니다. VCC 및 접지 핀은 최대 100mA의 전류를 공급할 수 있지만 온보드 레귤레이터 또는 외부 전원 공급 장치의 전력 예산을 초과하지 않도록 주의해야 합니다("전원 공급 장치" 섹션에 나열된 3.3V 레일 전류 제한 참조).

경고: Pmod 핀은 3.3V 논리 표준을 사용하여 Zynq PL I/O 핀에 연결되므로 이러한 핀을 3.4V 이상으로 구동하지 않도록 주의해야 합니다.



(https://digilent.com/reference/_detail/reference/programmable-logic/arty-z7/arty-z7-pmod.png?id=programmable-logic%3Acora-z7%3Areference-manual) 그림 12.1. Pmod 포트 다이어그램

Digilent는 Pmod 확장 커넥터에 부착하여 A/D, D/A, 모터 드라이버, 센서 및 기타 기능과 같은 고정 기능을 추가할 수 있는 다양한 Pmod 액세스리 보드를 생산합니다. 자세한 내용은 www.digilentinc.com을 참조하세요. (<http://www.digilentinc.com>)

Digilent FPGA 보드에서 발견되는 각 Pmod 커넥터는 표준, MIO 연결, XADC 또는 고속의 네 가지 범주 중 하나에 속합니다. Cora Z7에는 두 개의 Pmod 커넥터가 있으며, 둘 다 고속 유형입니다. 다음 섹션에서는 고속 유형의 Pmod 커넥터를 설명합니다.

12.1 고속 Pmod

고속 Pmod는 최대 스위칭 속도를 위해 임피던스 매칭된 차동 쌍으로 데이터 신호를 라우팅합니다. 추가 보호를 위해 저항을 로딩하기 위한 패드가 있지만 Cora Z7은 0-옴 셉트로 로드된 상태로 제공됩니다. 직렬 저항을 셉트하면 이러한 Pmod는 단락 회로에 대한 보호 기능을 제공하지 않지만 훨씬 빠른 스위칭 속도를 허용합니다. 신호는 같은 행의 인접한 신호와 페어링됩니다. 핀 1과 2, 핀 3과 4, 핀 7과 8, 핀 9와 10.

트레이스는 100옴(+/- 10%) 차동으로 라우팅됩니다.

이 포트의 핀이 싱글엔드 신호로 사용되는 경우, 결합된 쌍은 크로스토크를 보일 수 있습니다. 이것이 문제가 되는 애플리케이션에서는 신호 중 하나를 접지(FPGA에서 낮게 구동)하고 신호 엔디드 신호에 쌍을 사용해야 합니다.


고속 Pmod에는 보호 저항기 대신 0옴 셉트가 있으므로 작업자는 단락을 방지하기 위해 주의해야 합니다.

13 Arduino/chipKIT 쉘드 커넥터

Cora Z7은 표준 Arduino 및 chipKIT 쉘드에 연결하여 확장 기능을 추가할 수 있습니다. Cora S7을 설계할 때 시중에 나와 있는 대부분의 Arduino 및 chipKIT 쉘드와 호환되도록 특별히 주의했습니다. 쉘드 커넥터에는 일반적인 용도의 디지털 I/O를 위해 FPGA에 연결된 45개의 핀이 있습니다. FPGA의 유연성 덕분에 이러한 핀을 디지털 읽기/쓰기, SPI 연결, UART 연결, I2C 연결 및 PWM을 포함한 거의 모든 용도로 사용할 수 있습니다. 이러한 핀 중 6개(AN0-AN5로 표시)는 입력 범위가 0V-3.3V인 싱글 엔드 아날로그 입력으로도 사용할 수 있고, 다른 6개(AN6-11로 표시)는 입력 범위가 0V-1.0V인 차동 아날로그 입력 쌍으로 사용할 수 있습니다.

참고: Cora Z7은 5V 디지털 또는 아날로그 신호를 출력하는 쉘드와 호환되지 않습니다. Cora Z7 쉘드 커넥터의 핀을 3.4V 이상으로 구동하면 FPGA가 손상될 수 있습니다.

그림 13.1은 Cora Z7의 쉘드 커넥터에 있는 핀을 다이어그램으로 나타낸 것입니다.



(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-shield.png) 그림 13.1. 실드 커넥터 핀 다이어그램.

핀 이름	실드 기능	코라 Z7 연결
IO0 - IO13 , IO26 - IO41 , A(IO42)	일반 용도 I/O 핀	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
에스씨엘	I2C 클록	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
재림교회	I2C 데이터	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
SCK	SPI 클록	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
봄 여름 시즌	SPI 슬레이브 선택	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
<u>역기 0</u>	SPI 마스터 아웃 슬레이브 인	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.
<u>미소 0</u>	SPI 마스터-인 슬레이브-인	“Shield Digital I/O”라는 제목의 섹션을 참조하세요.

핀 이름	셴드 기능	코라 Z7 연결
A0 - A5	싱글엔드 아날로그 입력	“Shield Analog I/O”라는 제목의 섹션을 참조하세요.
A6 - A11	차동 아날로그 입력	“Shield Analog I/O”라는 제목의 섹션을 참조하세요.
V_P, V_N	전용 차동 아날로그 입력	“Shield Analog I/O”라는 제목의 섹션을 참조하세요.
XGND	XADC 아날로그 접지	FPGA(VREFN)에서 XADC 접지 참조를 구동하는 데 사용되는 네트워크에 연결됨
없음	연결되지 않음	연결되지 않음
이오 레프	디지털 I/O 전압 참조	Cora Z7 3.3V 전원 레일에 연결됨("전원 공급 장치" 섹션 참조)
뉴스	셴드로 재설정	빨간색 "SRST" 버튼과 FPGA의 디지털 I/O에 연결됨. JP1이 단락되면 FTDI USB-UART 브리지의 DTR 신호에도 연결됨.
3V3	3.3V 전원 레일	Cora Z7 3.3V 전원 레일에 연결됨("전원 공급 장치" 섹션 참조)
5V0	5.0V 전원 레일	Cora Z7 5.0V 전원 레일에 연결됨("전원 공급 장치" 섹션 참조)
접지 0, G	지면	Cora Z7의 접지면에 연결됨

표 13.1. Cora Z7 Shield 핀아웃

13.1 셴드 디지털 I/O

FPGA에 직접 연결된 핀은 범용 입력 또는 출력으로 사용할 수 있습니다. 이러한 핀에는 I2C, SPI 및 범용 I/O 핀이 포함됩니다. FPGA와 디지털 I/O 핀 사이에 200Ω 직렬 저항기가 있어 우발적인 단락 회로로부터 보호합니다. 이러한 핀의 절대 최대 및 권장 작동 전압은 표 13.1.1에 나와 있습니다.

	절대 최소 전압	권장 최소 작동 전압	권장 최대 작동 전압	절대 최대 전압
전원 공급	-0.4V	-0.2V	3.4V	3.75V
전원이 공급되지 않음	-0.4V	없음	없음	0.55V


표 13.1.1. 셴드 전압 사양

FPGA에 연결된 핀의 전기적 특성에 대한 자세한 내용은 Xilinx의  Zynq-7000 데이터시트를 (<https://docs.xilinx.com/v/u/en-US/ds190-Zynq-7000-Overview>) 참조하세요.

일반적으로 I2C 신호에 사용되는 셴드 커넥터의 핀은 SCL 및 SDA로 표시됩니다. Cora Z7에서 이러한 신호는 각각 풀업 저항에 연결됩니다. 이러한 핀은 여전히 디지털 I/O로 사용할 수 있지만 이러한 풀업을 염두에 두어야 합니다.


13.2 쉘드 아날로그 I/O

A0-A11 및 V_P/V_N으로 표시된 핀은 FPGA의 XADC 모듈에 대한 아날로그 입력으로 사용됩니다. FPGA는 입력 범위가 0-1V라고 예상합니다. A0-A5로 표시된 핀에서 Cora Z7은 외부 회로를 사용하여 입력 전압을 3.3V에서 낮춥니다. 이 회로는 그림 13.2.1에 나와 있습니다. 이 회로를 사용하면 XADC 모듈이 이러한 핀에 적용되는 0V와 3.3V(Cora Z7의 GND_0 기준) 사이의 모든 전압을 정확하게 측정할 수 있습니다. A0-A5로 표시된 핀은 저항 분배기 회로(그림 13.2.1 참조) 전에 FPGA에 직접 연결되므로 디지털 입력 또는 출력으로도 사용할 수 있습니다.




(https://diligent.com/reference/_media/reference/programmable-logic/cora-z7/cora-analog-single-ended.png) 그림 13.2.1. 싱글 엔드 아날로그 입력

A6-A11로 표시된 핀은 앤티 앨리어싱 필터를 통해 FPGA의 3쌍의 아날로그 가능 핀에 직접 연결됩니다. 이 회로는 그림 13.2.2에 나와 있습니다. 이러한 핀 쌍은 0-1V 사이의 전압 차이를 갖는 차동 아날로그 입력으로 사용할 수 있습니다. 짝수 번호 핀은 트리오의 양극 핀에 연결되고 홀수 번호 핀은 음극 핀에 연결됩니다(따라서 A6과 A7은 A6이 양극이고 A7이 음극인 아날로그 입력 쌍을 형성합니다). 커패시터 패드가 있지만 이러한 핀에 로드되지 않는다는 점에 유의하세요. FPGA의 아날로그 가능 핀은 일반 디지털 FPGA 핀처럼 사용할 수도 있으므로 이러한 핀을 디지털 I/O에 사용할 수도 있습니다.



(https://diligent.com/reference/_media/reference/programmable-logic/cora-z7/cora-analog-differential.png) 그림 13.2.2. 차동 아날로그 입력

V_P 및 V_N으로 표시된 핀은 FPGA의 전용 아날로그 입력인 VP_0 및 VN_0에 연결됩니다. 이 핀 쌍은 0-1V 사이의 전압을 갖는 차동 아날로그 입력으로도 사용할 수 있지만 디지털 I/O로는 사용할 수 없습니다. 이 핀 쌍에 대한 그림 13.2.3에 표시된 회로의 커패시터는 Cora Z7에 로드됩니다.




(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-analog-dedicated.png) 그림 13.2.3. 전용 아날로그 입력 쌍

Zynq 내의 XADC 코어는 1MSPS에서 작동할 수 있는 듀얼 채널 12비트 아날로그-디지털 컨버터입니다. 두 채널 모두 실드 핀에 연결된 모든 아날로그 입력으로 구동할 수 있습니다. XADC 코어는 DRP(Dynamic Reconfiguration Port) 또는 Zynq PS에 연결된 AXI 인터페이스를 통해 사용자 설계에서 제어 및 액세스합니다. 이러한 인터페이스는 또한 FPGA의 각 전원 레일에 있는 전압 모니터와 FPGA 내부에 있는 온도 센서에 대한 액세스를 제공합니다. XADC 코어 사용에 대한 자세한 내용은 "7 시리즈 FPGA 및 Zynq-7000 올 프로 그래머블 SoC XADC 듀얼 12비트 1MSPS 아날로그-디지털 컨버터"라는 제목의 Xilinx 문서를 참조하십시오. XADC 코어를 사용하는 데모는 Cora Z7 리소스 센터 (<https://digilent.com/reference/programmable-logic/cora-z7/start>)에서 제공됩니다.

14 언로드 확장 헤더

Cora Z7에는 16핀 언로드 확장 헤더(J1) 형태로 12개의 디지털 I/O 핀이 추가로 있습니다. 이 헤더의 가장 바깥쪽 핀 두 개(V로 표시)는 Cora Z7의 3.3V 레일에 연결됩니다. 그 다음 가장 바깥쪽 핀 두 개(G로 표시)는 접지에 연결됩니다. 나머지 12개 핀(IO2-IO13으로 표시)은 Zynq PL에 직접 연결됩니다. 언로드 확장 헤더의 Zynq PL 핀 매핑은 Cora Z7 리소스 센터 (<https://digilent.com/reference/programmable-logic/cora-z7/start>)에서 제공하는 Cora Z7 마스터 XDC 파일에서 찾을 수 있습니다.



(https://digilent.com/reference/_media/reference/programmable-logic/cora-z7/cora-unloaded-header.png)

그림 14.1. 언로드된 확장 헤더

하드웨어 오류

우리는 완벽한 제품을 제공하기 위해 노력하지만, 우리는 완벽하지 않습니다. Cora Z7은 아래 제한 사항을 따릅니다.

제품 이름	변종	개정	문 제	상 태
코라 Z7	모두	모두	보드 파일의 음수 CK-DQS 지연으로 인해 Vivado >2017.4에서 심각한 경고가 발생합니다. [PSU-1] 매개변수: PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY_0의 음수 값은 -0.050입니다. PS DDR 인터페이스는 음수 DQS 스큐 값을 입력하면 실패할 수 있습니다. 음수 값은 CK 트레이스가 4개의 DQS 트레이스보다 짧기 때문에 발생합니다. Zynq 보드 설계 초기에는 음수 값이 최적이지 않은 것으로 나열되었지만 오류가 있는 것은 아닙니다. 플라이바이 대신 트리 토폴로지도 DDR3 레이아웃에 대한 라우팅 권장 사항 중 하나였습니다. 따라서 Cora Z7은 공간 제약으로 인해 이러한 최적이지 않은 레이아웃으로 설계되었습니다. 쓰기 레벨링 교정 중에 음수 사전 설정 지연 대신 0이 초기 값으로 사용됩니다. 교정 후에도 스큐가 여전히 너무 낮으면 클럭이 반전됩니다. 자세한 내용은 ug585 316페이지를 참조하세요. 고객에게 배송된 모든 Cora Z7 보드는 기능적으로 테스트되었으며 DDR3 교정 프로세스를 통과했습니다. Xilinx 권장 사항은 라우팅 토폴로지와 지연 값 측면에서 모두 그 사이에 변경되었습니다. 이에 대한 추적 내용은 여기에서 찾을 수 있습니다: https://support.xilinx.com/s/article/53039 (https://support.xilinx.com/s/article/53039) . > 0ns 요구 사항은 음의 지연이 허용되지 않는 비 Zynq MIG 기반 설계와 일치하도록 도입되었습니다. 경고를 끄려면 처리 시스템 구성에서 보드 지연을 0으로 설정할 수 있습니다. 교정 알고리즘은 음의 지연이 주어질 때 어쨌든 0 시작 값을 사용하는 것 같습니다.	고치 않을 것입니다

rm (<https://diligent.com/reference/tag/rm?do=showtag&tag=rm>) , doc (<https://diligent.com/reference/tag/doc?do=showtag&tag=doc>) , 코라-z7 (<https://diligent.com/reference/tag/cora-z7?do=showtag&tag=cora-z7>)

[회사 \(https://diligent.com/company/\)](https://diligent.com/company/)

- [회사 소개 \(https://diligent.com/company/#about-diligent\)](https://diligent.com/company/#about-diligent)
- [자주 묻는 질문 \(https://diligent.com/company/#faqs\)](https://diligent.com/company/#faqs)
- [유통업체 \(https://diligent.com/shop/distributors/\)](https://diligent.com/shop/distributors/)
- [배송 및 반품 \(https://diligent.com/shipping-returns/\)](https://diligent.com/shipping-returns/)
- [일자리 \(https://diligent.com/company/#jobs\)](https://diligent.com/company/#jobs)
- [법률 및 개인정보 보호 \(https://diligent.com/legal-privacy/\)](https://diligent.com/legal-privacy/)

[소식 \(https://diligent.com/news/\)](https://diligent.com/news/)

- [블로그 \(https://diligent.com/blog/\)](https://diligent.com/blog/)
- [회람 신문 \(https://diligent.com/news/#newsletter\)](https://diligent.com/news/#newsletter)
- [이벤트 \(https://diligent.com/news/#events\)](https://diligent.com/news/#events)

뉴스레터를 구독하세요

새로운 제품과 예정된 세일에 대한 최신 업데이트를 받으세요

귀하의 이메일 주소

제출하다

문의하기

- 기술 지원 포럼 (<https://forum.digilent.com>)
- 지원 채널 (<https://digilent.com/support/#channels>)

디지런트

1300 NE 헨리 코트 3

호실 풀먼, WA 99163

미국

© 2023 디지런트

-  (<http://twitter.com/DigilentInc>)
-  (<http://facebook.com/Digilent>)
-  (<https://www.youtube.com/user/DigilentInc>)
-  (<https://github.com/digilent>)
-  (<https://instagram.com/digilentinc>)
-  (<https://www.linkedin.com/company/1454013>)
-  (<https://www.flickr.com/photos/127815101@N07>)